Quy trình 12-layer 3D-TSV nổi bật với khả năng liên kết 12 chip DRAM thông qua 60.000 TVS (Throung Silicom Via), và đây là lý do tại sao công nghệ này được coi là một trong những quy trình khó khăn nhất để sản xuất hàng loạt vì nó đòi hỏi độ chính xác cực kỳ cao. Độ dày của đóng gói vẫn ở mức 720micron, có nghĩa là các lớp DRAM ngày càng mỏng hơn, trong khi vẫn đảm bảo hiệu suất chấp nhận được cho các sản phẩm cao cấp.

Trong lời phát biểu của Phó Chủ Tịch điều hành TSP (Test & System Package) tại Samsung Electronics, Hong-Joo Baek, ông cho biết: "Công nghệ đóng gói này sẽ giải quyết tất cả những vấn đề phức tạp của bộ nhớ hiệu suất cực cao, vốn đang trở nên cực kỳ quan trọng trong nhiều ứng dụng thời đại mới như trí tuệ nhân tạo và điện toán hiệu suất cao."

Samsung recently developed the industry's first 12-layer 3D-TSV DRAM packaging technology in the semiconductor industry. The image below showcases this groundbreaking achievement by Samsung.

Samsung sẽ tiến hành nâng cấp số lớp từ 8 lên 12, từ đó có thể sản xuất hàng loạt bộ nhớ HBM 24GB với dung lượng gấp ba lần so với bộ nhớ HBM 8GB hiện tại. Điều này sẽ giúp Samsung cung cấp DRAM với hiệu suất cao nhất cho các ứng dụng sử dụng lượng dữ liệu lớn trên thị trường.

Bên cạnh đó, công nghệ đóng gói 3D mới nhất của Samsung cung cấp thời gian truyền dữ liệu giữa các chip ngắn hơn so với công nghệ liên kết hiện tại. Điều này giúp tăng tốc độ xử lý và giảm tiêu thụ năng lượng, từ đó nâng cao hiệu suất của sản phẩm.