Rambus tự hào thông báo về giải pháp toàn diện và tối ưu hóa dành cho PCIe 5.0, đồng thời tương thích ngược với các phiên bản PCIe 4.0, 3.0 và 2.0. Giao diện PCIe 5.0 của Rambus bao gồm cả PHY và bộ điều khiển kỹ thuật số, giúp tích hợp SoC trở nên dễ dàng và nhanh chóng hơn. PHY được Rambus phát triển trên quy trình 7nm, mang đến hiệu suất và hiệu năng hàng đầu trong ngành sản phẩm.

Ông Hemant Dhulla, phó chủ tịch kiêm tổng giám đốc các lõi IP tại Rambus, nhấn mạnh rằng các giải pháp giao diện bộ nhớ và giao diện SerDes tốc độ cao của công ty đã mang lại những tiến bộ đáng kinh ngạc trong các ứng dụng hiệu năng chuyên sâu như AI, trung tâm dữ liệu, HPC, lưu trữ và kết nối mạng. Ông cũng cho biết Rambus đã bổ sung PCIe 5 vào danh mục giải pháp giao diện tốc độ cao hàng đầu trong ngành, giúp các nhà sản xuất chip tăng cường công cụ để phát triển thiết kế của họ.

Rambus giới thiệu giao diện PCIe 5.0 đầy đủ trong hình ảnh.

Gần đây, Rambus đã thâu tóm Northwest Logic để cung cấp lõi bộ điều khiển kỹ thuật số hiệu suất cao cho PCIe 5.0 mới. PHY và bộ điều khiển kỹ thuật số có thể được cung cấp dưới dạng giải pháp tích hợp hoặc các cấp phép bản quyền riêng để sử dụng với giải pháp bên thứ ba tuân thủ PIPE 5.2, chứng nhận toàn diện.

Các chức năng và ưu điểm chính của giao diện Rambus PCIe 5.0 bao gồm:

Để biết thêm thông tin chi tiết và đầy đủ về giao diện PCIe 5.0 của Rambus, quý khách vui lòng truy cập trang chính thức của Rambus.