Nhà sản xuất chip Nhật Bản Rapidus bắt đầu sản xuất thử nghiệm các mạch 2nm-Công ty cam kết xử lý một cách dễ dàng trước mục tiêu sản xuất hàng loạt năm 2027

Rapidus đã thông báo vào thứ Sáu rằng họ đã bắt đầu chế tạo các wafer thử nghiệm với cấu trúc transistor gate-all-around GAA 2nm tại cơ sở IIM-1 ở Nhật Bản. Công ty xác nhận rằng các wafer thử nghiệm ban đầu đã đạt được các đặc tính điện mong đợi, cho thấy các công cụ sản xuất hoạt động theo kế hoạch và phát triển công nghệ quy trình diễn ra thuận lợi. Việc chế tạo mẫu là một cột mốc quan trọng trong sản xuất bán dẫn nhằm xác minh rằng các mạch thử nghiệm ban đầu sử dụng công nghệ mới hoạt động đáng tin cậy, hiệu quả và đạt các mục tiêu hiệu suất.

Hiện tại, Rapidus đang đo các đặc tính điện của mạch thử nghiệm, bao gồm điện áp ngưỡng (điện áp mà transistor bắt đầu dẫn), dòng điện điều khiển (lượng dòng mà nó có thể truyền khi bật), dòng điện rò (dòng không mong muốn khi transistor tắt) và độ dốc dưới ngưỡng (cách mà thiết bị chuyển đổi từ trạng thái tắt sang bật).

Một số đặc điểm quan trọng khác bao gồm tốc độ chuyển mạch, mức tiêu thụ điện và điện dung. Rapidus không công bố kết quả vì lý do cụ thể, nhưng việc các wafer thử nghiệm đang được sử dụng trong nhà máy là điều quan trọng. Đừng bỏ lỡ cơ hội mua chip gaming nhanh nhất của AMD, Ryzen 9 9950X3D, đang có giá thấp kỷ lục vào những giờ cuối của Prime Day — Ryzen 7 7800X3D cũng đang có giá thấp kỷ lục. CPU Ryzen 7000 của AMD vẫn đang được bán với giá thấp kỷ lục khi thời gian của Prime Day sắp hết — Ryzen 9 7950X giảm còn 450, Ryzen 7600X ở mức 162. Core Ultra 7 265K CPU bán với giá thấp kỷ lục 259 kèm theo hai trò chơi miễn phí vào ngày cuối của Prime Day — 97% hiệu suất gaming của Core Ultra 9 285K, nhưng rẻ hơn 260. Khu vực IIM-1 đã có sự tiến triển nhanh chóng kể từ khi xây dựng bắt đầu vào tháng 9 năm 2023.

Phòng sạch đã hoàn thiện vào năm 2024, và đến tháng 6 năm 2025, công ty đã kết nối hơn 200 công cụ, bao gồm cả các công cụ lithography DUV và EUV tiên tiến. Rapidus đã lắp đặt các công cụ EUV tiên tiến vào tháng 12 năm 2024 và hoàn thành các lần tiếp xúc thành công đầu tiên vào tháng 4 năm 2025. Đến nay, nhà máy đã đủ trưởng thành để chạy các wafer thử nghiệm, cho phép Rapidus đo các đặc tính điện của các mạch GAA nhằm phát hiện các vấn đề quy trình và điều chỉnh cài đặt của các công cụ hoặc bước sản xuất.

Rapidus đã công bố rằng nhà máy IIM-1 của họ sẽ sử dụng phương pháp xử lý đơn wafer, tức là mỗi wafer sẽ được xử lý và kiểm tra riêng lẻ thay vì theo lô cho tất cả các bước xử lý ban đầu. Hiện nay, các nhà sản xuất chip lớn như Intel, Samsung và TSMC thường kết hợp cả hai phương pháp xử lý theo lô và đơn wafer trong quy trình sản xuất bán dẫn của họ.

Xử lý đơn wafer được sử dụng cho các bước quan trọng cần độ chính xác cao, như khắc EUV và DUV, etching plasma, lắng đọng lớp nguyên tử, hoặc giám sát khuyết tật. Các bước khác như oxy hóa, cấy ion, làm sạch và hồi nhiệt được xử lý theo lô. Rapidus dự định áp dụng phương pháp đơn wafer cho tất cả các bước xử lý của mình, bao gồm oxy hóa, cấy ion, khắc, lắng đọng, etching, làm sạch, hồi nhiệt, v.v.

Rapidus cho biết phương pháp này cho phép kiểm soát chính xác từng quy trình, vì các điều chỉnh có thể được thực hiện cụ thể cho điều kiện hoặc kết quả quan sát trên từng wafer. Mỗi wafer được xử lý độc lập, giúp kỹ sư tinh chỉnh các tham số theo thời gian thực, phát hiện sớm bất thường và nhanh chóng áp dụng điều chỉnh mà không cần đợi toàn bộ lô hoàn tất. Thêm vào đó, phương pháp này tạo ra lượng dữ liệu độ phân giải cao lớn hơn cho mỗi wafer so với cách tiếp cận hỗn hợp của các nhà sản xuất chip khác, dữ liệu này có thể được sử dụng để cung cấp cho các thuật toán AI theo dõi và tối ưu hóa điều kiện sản xuất.

Các thuật toán này có thể giúp thu thập thông tin nhanh hơn cho cải tiến quy trình liên tục (CPI) nhằm giảm mật độ khuyết tật và tăng năng suất, cũng như cho kiểm soát quy trình thống kê (SPC) để giảm biến động hiệu suất. Hệ thống quy trình đơn đĩa cũng giúp dễ dàng thay đổi cài đặt và chuyển đổi giữa các lô sản xuất lớn và nhỏ, điều này rất quan trọng cho Rapidus, công ty phục vụ các nhà sản xuất nhỏ.

Phương pháp này cũng có một số nhược điểm. Do các wafer được xử lý từng cái một, nên năng suất trên từng thiết bị thấp hơn so với quy trình xử lý theo mẻ, có thể kéo dài thời gian sản xuất và làm tăng chi phí. Thiết bị yêu cầu phức tạp và tốn kém hơn, và việc điều phối chuyển động của các wafer qua từng bước riêng lẻ tạo thêm chi phí. Tuy nhiên, Rapidus tin rằng mặc dù chi phí ban đầu cao hơn và tốc độ xử lý chậm hơn, nhưng lợi ích lâu dài về giảm lỗi, cải thiện hiệu suất và kiểm soát quy trình thích ứng có thể khiến xử lý từng wafer trở thành chiến lược hấp dẫn cho việc sản xuất chip ở công nghệ 2nm và hơn nữa.

PDK dự kiến ra mắt vào quý 1 năm 2026. Rapidus đang chuẩn bị phát hành phiên bản đầu tiên của bộ công cụ phát triển quy trình để hỗ trợ khách hàng sớm. Công ty cũng đang xây dựng cơ sở hạ tầng cần thiết cho việc thiết kế chip mẫu tại địa điểm IIM-1. Hãy theo dõi Toms Hardware trên Google News để cập nhật tin tức, phân tích và đánh giá mới nhất. Nhớ nhấn nút Theo dõi.

Nguồn: www.tomshardware.com/tech-industry/semiconductors/japanese-chipmaker-rapidus-begins-test-production-of-2nm-circuits-company-commits-to-single-wafer-processing-ahead-of-2027-mass-production-target