Giám đốc điều hành của Intel Pat Gelsinger đưa ra lời khuyên về nhà sản xuất chip hàng đầu mới của Nhật Bản, cho biết Rapidus cần công nghệ độc đáo để cạnh tranh với TSMC

Rapidus của Nhật Bản đang chuẩn bị cạnh tranh với các khách hàng cao cấp của TSMC bằng công nghệ quy trình 2nm vào khoảng năm 2027, với một số cải tiến trong việc đóng gói tại cùng một cơ sở để rút ngắn chu kỳ sản xuất. Tuy nhiên, Pat Gelsinger, cựu giám đốc điều hành của Intel, cho rằng Rapidus cần cung cấp điều gì đó ngoài việc sản xuất hiệu quả, điều gì đó đặc biệt, theo Japan Times.

Chúng tôi hoan nghênh nỗ lực của Nhật Bản trong việc đưa Rapidus ra thị trường, Gelsinger nói tại một cuộc họp báo ở Tokyo khi được hỏi về tiềm năng của Rapidus. Tuy nhiên, ông cũng cho rằng Rapidus cần có những công nghệ khác biệt cơ bản, vì nếu chỉ cố gắng đuổi kịp TSMC mà không có những khả năng vượt trội, thì đó sẽ là một con đường rất khó khăn.

Rapidus dự định cung cấp tính năng độc quyền là đóng gói tự động hoàn toàn ngay tại nhà máy sản xuất wafer, giúp rút ngắn thời gian sản xuất. Tuy nhiên, tính năng này sẽ không hoạt động ngay lập tức, vì giai đoạn đầu của nhà máy chỉ bao gồm sản xuất wafer thử nghiệm mà không có dịch vụ đóng gói.

Intel đã công bố công nghệ quy trình 18A, cạnh tranh với TSMC 2nm, mang lại tăng 30% mật độ và hiệu suất nhanh hơn 25% so với thế hệ trước. Cập nhật lộ trình Intel Foundry giới thiệu biến thể 18A-PT cho phép xếp chồng chip 3D và quy trình 14A. TSMC đang xem xét phát triển bộ vi xử lý đa chiplet công suất 1000W với hiệu suất gấp 40 lần mô hình tiêu chuẩn. Rapidus sắp bắt đầu sản xuất thử nghiệm wafer sử dụng công nghệ quy trình 2nm, dựa vào transistor gate-all-around và dự kiến bắt đầu sản xuất bán dẫn quy mô lớn vào năm 2027.

Công ty dự kiến sẽ cung cấp mẫu wafer đầu tiên vào tháng 7 và sẽ cung cấp công cụ thiết kế cho khách hàng sớm để giúp họ xây dựng nguyên mẫu. Rapidus đã lắp đặt các máy lithography EUV và DUV của ASML tại cơ sở Innovative Integration for Manufacturing ở Chitose, Hokkaido. Các hệ thống này được lắp đặt vào cuối năm ngoái và dự án đã đạt được cột mốc vận hành ban đầu cần thiết để bắt đầu các đợt chạy thử, mặc dù cả Rapidus và ASML chưa công bố cột mốc đầu tiên về ánh sáng trên wafer.

Rapidus đang thành lập một trung tâm nghiên cứu mang tên Rapidus Chiplet Solutions tại địa điểm Chitose của Seiko Epson, gần cơ sở chính. Công tác chuẩn bị đã bắt đầu từ tháng 10 năm 2024, và việc lắp đặt thiết bị dự kiến sẽ bắt đầu trong tháng này. Trung tâm sẽ tập trung vào việc mở rộng công việc sau sản xuất, bao gồm phát triển lớp phân phối, quy trình đóng gói 3D, công cụ thiết kế lắp ráp và phương pháp kiểm tra chip đã biết.

e., Các mô-đun HBM. Theo dõi Toms Hardware trên Google News để nhận tin tức, phân tích và đánh giá mới nhất. Nhớ nhấn nút Theo dõi.

Nguồn: www.tomshardware.com/tech-industry/semiconductors/ex-intel-ceo-pat-gelsinger-gives-japans-new-leading-edge-chipmaker-advice-says-rapidus-needs-unique-tech-to-compete-with-tsmc