Các máy EUV Na EUV cao ASML đã giành được sự quan trọng trong sản xuất chip trong tương lai cho biết Giám đốc Intel - Báo cáo

Đây không phải là lời khuyên đầu tư. Tác giả không nắm giữ cổ phiếu nào được đề cập. Wccftech.com có chính sách tiết lộ và đạo đức. Một giám đốc của Intel cho rằng các thiết kế transistor trong tương lai có thể làm giảm nhu cầu về thiết bị lithographic tiên tiến trong sản xuất chip cao cấp. Máy lithography cực tím (EUV) của ASML là nền tảng của sản xuất chip hiện đại, giúp các công ty như TSMC in các mạch cực nhỏ trên wafer silicon.

Giám đốc Intel cho rằng các thiết kế transistor tương lai, như GAAFET và CFET, sẽ phụ thuộc nhiều hơn vào các bước sau lithography trong quá trình sản xuất, làm giảm tầm quan trọng của lithography trong việc chế tạo chip cao cấp. Trong một cuộc thảo luận trên nền tảng nghiên cứu đầu tư Tegus, giám đốc này cho biết rằng các thiết kế tương lai sẽ ít dựa vào thiết bị lithography tiên tiến và nhiều hơn vào công nghệ khắc.

Mặc dù máy lithography, như máy quét EUV và high-NA EUV của ASML, thường được bàn luận nhiều do các hạn chế xuất khẩu, quá trình sản xuất chip còn bao gồm nhiều bước khác. Lithography là bước đầu tiên, chuyển giao thiết kế lên wafer. Sau đó, các thiết kế này được củng cố qua các quá trình như lắng đọng và khắc. Trong quá trình lắng đọng, các nhà sản xuất chip sẽ lắng đọng vật liệu lên wafer, trong khi khắc sẽ loại bỏ có chọn lọc vật liệu để tạo ra các họa tiết của transistor và mạch cho chip.

Theo giám đốc Intel, các thiết kế transistor mới như GAAFET và CFET có thể làm giảm tầm quan trọng của máy lithography trong quá trình sản xuất chip. Các máy này, đặc biệt là máy quét EUV, đã đóng vai trò quan trọng trong việc sản xuất chip với công nghệ 7-nanometer và cao hơn nhờ khả năng in các thiết kế mạch nhỏ lên wafer. Một slide trình bày của TSMC cho thấy sự tiến hóa của transistor.

Sau khi chuyển giao thiết kế, quá trình khắc sẽ loại bỏ vật liệu thừa trên wafer để hoàn thiện chúng. Hầu hết các thiết kế transistor hiện tại dựa trên mô hình FinFET, trong đó các transistor được kết nối với vật liệu cách điện ở dưới và đi qua một cổng điều khiển dòng điện. Các thiết kế mới hơn, như GAAFET, bao quanh cổng xung quanh các transistor, với các nhóm transistor nằm song song.

Các thiết kế transistor siêu cao cấp như CFET xếp chồng các nhóm transistor lên nhau để tiết kiệm không gian trên wafer. Theo giám đốc Intel, vì các thiết kế GaaFET và CFET bao quanh cổng từ mọi phía, việc loại bỏ vật liệu thừa trên wafer là rất quan trọng. Quá trình bao quanh yêu cầu các nhà sản xuất chip loại bỏ vật liệu theo chiều ngang, do đó họ sẽ tập trung nhiều hơn vào việc khắc vật liệu thay vì tăng thời gian wafer trong máy lithography để giảm kích thước các đặc trưng.

Tầm quan trọng ngày càng tăng của chiều ngang trong sản xuất chip cho thấy các máy EUV độ phân giải cao ít quan trọng hơn so với các máy quét EUV trước đây trong việc sản xuất chip công nghệ 7 nanomet trở lên. Kết quả của sự thay đổi này là giảm sự phụ thuộc vào kích thước đặc trưng tối thiểu vì có thể đạt được mật độ cao không chỉ trên một mặt phẳng mà còn theo chiều dọc.

Giám đốc tại Intel giải thích lý do ASML gặp khó khăn với GAA và sẽ tiếp tục gặp khó khăn khi chuyển sang CFETs. Điểm sáng trong đơn hàng có thể đến từ việc áp dụng high-NA vào cuối thập kỷ này hoặc kỹ thuật EUV nhiều mẫu, nhưng rõ ràng dòng đơn hàng sẽ rất...

Nguồn: wccftech.com/asmls-high-na-euv-machines-wont-be-as-important-in-future-chip-manufacturing-says-intel-director-report/