Intel đã vô địch các công cụ chế tạo chip EUV cao, nhưng chi phí và những hạn chế khác có thể trì hoãn việc áp dụng toàn ngành: Báo cáo
Intel đã đạt được tiến bộ đáng kể trong việc triển khai lithography High-NA EUV bằng cách lắp đặt hai máy litho High-NA, phát triển reticle tùy chỉnh và công nghệ sửa lỗi quang học mới, cũng như xử lý 30.000 wafer. Tuy nhiên, những thách thức lớn vẫn tồn tại như chi phí công cụ từ 380 triệu đến 400 triệu USD và khả năng cần phải cải cách chuỗi cung ứng photomask, làm hạn chế tính khả thi kinh tế của công nghệ này. Hơn nữa, một lần phơi sáng High-NA EUV có chi phí là 2.
Theo báo cáo của SemiAnalysis, việc sử dụng máy ASML Twinscan EXE5000 tốn gấp 5 lần so với một lần phơi sáng Low-NA EUV, đặt ra câu hỏi về tính khả thi kinh tế trong vài năm tới. Máy này nặng 150 tấn và có giá khoảng 380 triệu - 400 triệu USD, gấp đôi so với các phiên bản Low-NA Twinscan NXE trước đó. Tại hội nghị SPIE đầu năm nay, IBM đã trình bày dữ liệu mô phỏng so sánh các phương pháp khác nhau trong việc tạo mẫu.
Nghiên cứu cho thấy việc thay thế ba hoặc bốn mặt nạ Low-NA bằng một lần phơi sáng High-NA có thể tiết kiệm chi phí. Cụ thể, IBM ước tính quy trình tự căn chỉnh với bốn mặt nạ tốn kém gấp 1.7 đến 2.1 lần so với một lần phơi sáng High-NA. Tuy nhiên, nếu chỉ thay thế hai lần Low-NA, thì High-NA trở nên đắt hơn gấp 2.5 lần, nghĩa là High-NA chỉ hiệu quả về chi phí khi có thể loại bỏ ba lần phơi sáng trở lên.
Điều này không có nghĩa là ngành công nghiệp sẽ không cần công cụ High-NA. Nó có nghĩa là ngành sẽ có lợi ích rõ ràng từ việc sử dụng công nghệ lithography EUV High-NA khi cần đến phương pháp triple hoặc quadruple patterning với các máy quét Low-NA EUV, tùy thuộc vào công nghệ quy trình mà ngành áp dụng và mức độ quyết liệt trong việc thu nhỏ quy trình trong tương lai. Theo Intel, điều này có thể xảy ra sớm hơn dự kiến.
Công ty đã trình bày kết quả hình ảnh, so sánh kinh tế, thảo luận về các lựa chọn phân bố và độ sẵn sàng của hệ sinh thái, vẽ nên bức tranh chi tiết về vị thế của High-NA EUV vào năm 2025 tại hội nghị SPIE Advanced Lithography đầu năm nay. Kết quả hình ảnh bao gồm các lớp thiết bị chính như lớp kim loại và lớp tiếp xúc. Đối với lớp kim loại, Intel đã sử dụng một lần phơi sáng High-NA để thay thế cho ba lần phơi sáng Low-NA trước đó, giảm tổng số bước quy trình xuống khoảng 30.
Sự đơn giản hóa này có thể giảm chi phí và tỷ lệ khuyết tật cho các cấu trúc kết nối phức tạp. Trong các lỗ tiếp xúc, năng suất từ các thử nghiệm High-NA ban đầu tương đương với quy trình đa mẫu đã được thiết lập, mặc dù mặt nạ ban đầu chỉ là phiên bản thử nghiệm. Những kết quả này cho thấy công nghệ in litho EUV High-NA có khả năng khả thi cho một số lớp khó khăn nhất ở các nút sắp tới. Intel dự kiến sẽ áp dụng công nghệ litho EUV High-NA một cách chọn lọc cho một số lớp trong Intel 14A.
Công nghệ quy trình 4nm đang phát triển, nhưng sự sẵn sàng của hệ sinh thái có thể ảnh hưởng đến kế hoạch của công ty. Tin tốt cho Intel là họ đang dẫn đầu trong việc phát triển hệ sinh thái này, do đó sẽ có lợi thế so với đối thủ. Intel đã mua và lắp đặt hai máy lithography ASML Twinscan EXE5000 trước các đối thủ, giúp họ thu thập dữ liệu quy trình và chứng minh khả năng sản xuất quy mô lớn.
Intel đã nỗ lực để nhận máy quét High-NA EUV sớm nhất có thể. Họ nhận chiếc máy Twinscan EXE5000 đầu tiên hơn một năm trước và đã bỏ qua quy trình kiểm tra máy móc thông thường của ASML, thay vào đó lắp ráp và khởi động tại nhà máy D1D của mình gần Hillsboro, Oregon. Quyết định này giúp Intel có lợi thế trong việc xác nhận hệ thống và chuẩn bị quy trình sản xuất.
Để hỗ trợ nỗ lực phát triển, Intel đã sử dụng hơn 30.000 wafer trên cả hai công cụ High-NA, trở thành người dùng có kinh nghiệm nhất với nền tảng mới này. Tuy nhiên, việc có một máy quét mới và lắp ráp nó chỉ là một phần trong những thách thức để vận hành hiệu quả. Intel còn cần phát triển công nghệ quy trình, photomask, chất chống bám dính, và các kỹ thuật nâng cao phần mềm điều chỉnh quang học OPC.
Thông thường, các yếu tố này phụ thuộc lẫn nhau và được phát triển theo trình tự. Tuy nhiên, Intel đã áp dụng chiến lược phát triển song song để đáp ứng thời gian gấp rút cho nút công nghệ 14A 1.4nm, dự kiến đi vào sản xuất vào năm 2026. Công ty đã chia sẻ chi tiết về cách thực hiện điều này tại hội nghị SPIE Advanced Lithography năm nay. Intel bắt đầu phát triển OPC trước khi vận hành công cụ EUV High-NA.
Công ty đã sử dụng mô phỏng và thử nghiệm trên các công cụ EUV thông thường để điều chỉnh các mô hình cho EUV High-NA. Chiến lược này giúp tránh được sự chậm trễ trong việc chuẩn bị mặt nạ và cho phép vận hành ngay lập tức khi các máy quét High-NA sẵn sàng. Kết quả vượt xa mong đợi, công suất nguồn đạt 110% mục tiêu, đây là lần đầu tiên một máy quét ASML đạt được điều này tại thời điểm ra mắt, và độ chính xác căn chỉnh overlay được đo ở mức 0.
6nm có thể so sánh nhưng không chính xác bằng các hệ thống Low-NA trưởng thành. Rapidus đang dự kiến lắp đặt 10 công cụ chipmaking EUV tại nhà máy ở Nhật Bản. ASML hợp tác với Imec để phát triển công nghệ quy trình dưới 2nm với các công cụ EUV High-NA. Intel đã có những bước tiến đáng kể trong việc phát triển photomask, resists, OCP và các yếu tố khác của quy trình sản xuất High-NA EUV. Tuy nhiên, các rào cản trong việc áp dụng công cụ EUV High-NA không chỉ là thách thức kỹ thuật mà còn là khó khăn kinh tế liên quan đến phát triển cơ sở hạ tầng và các kịch bản sử dụng.
Chưa sẵn sàng cho thời điểm quan trọng, một trong những thách thức của lithography EUV High-NA là kích thước trường phơi nhỏ hơn gấp đôi so với lithography EUV Low-NA do độ mở số của quang học chiếu cao hơn.
Nguồn: www.tomshardware.com/tech-industry/intel-has-championed-high-na-euv-chipmaking-tools-but-costs-and-other-limitations-could-delay-industry-wide-adoption-report